SystemC met Visual Studio Express 2013 for Windows Desktop

Deze pagina is bestemd voor studenten van de Haagse Hogeschool - Faculteit Technologie, Innovatie & Samenleving groep E-EMSYS = minor Embedded Systems.

Deze handleidig gaat ervan uit dat de programma's Visual Studio Express 2013 for Windows Desktop en gtkwave al geïnstalleerd zijn en dat de SystemC library al geïnstalleerd en gecompileerd is. Begin hier als dit niet het geval is.

Thuis heb je de SystemC library waarschijnlijk geïnstalleerd in het directory C:\systemc-2.3.1. In lokaal 1.052 op de faculteit TIS van de HHS is de SystemC library geïnstalleerd in Q:\Grp_Elektrotechniek\Embedded_systems\systemc-2.3.1.

Visual Studio Express 2013 for Windows Desktop werkt alleen op Windows 7 en hoger, als je nog Windows XP gebruikt dan kun je gebruik maken van Microsoft Visual C++ 2010 Express Edition, zie hier.

Compileren en uitvoeren van een SystemC programma met Visual Studio Express 2013 for Windows Desktop

Start Visual Studio Express 2013 for Windows Desktop en kies menu FILE, New Project...

-
Kies Win32 Console Application en type SystemC_test als naam voor het project.

-
Klik OK.

-
Klik Next.
Zet een vinkje bij Empty project.
Verwijder het vinkje bij Security Development Lifecycle (SDL) checks.

-
Klik Finish.
Rechts klik op het mapje Source Files in de Solution Explorer en kies de menuoptie Add, New Item...

-
Kies C++ File (.cpp) en type SystemC_test als een naam voor de cpp file.

-
Rechts klik op de titel van het project (SystemC_test) in de Solution Explorer en kies de menuoptie Properties...

-
Kies Configuration Properties, C/C++, General en vul bij Additional Include Directories in: C:\systemc-2.3.1\src (thuis) of Q:\Grp_Elektrotechniek\Embedded_systems\systemc-2.3.1\src (TIS).

-
Kies Configuration Properties, C/C++, Preprocessor en plaats voor de bestaande tekst: _CRT_SECURE_NO_WARNINGS; Dit voorkomt dat de Visual C++ compiler warnings geeft bij het compileren van de SystemC headerfile.

-
Kies Configuration Properties, C/C++, Code Generation en kies bij Runtime Library voor: Multi-threaded Debug (/MTd).

-
Kies Configuration Properties, C/C++, Command Line en vul bij Additional Options in: /vmg.

-
Kies Configuration Properties, Linker, General en vul bij Additional Library Directories in: C:\systemc-2.3.1\msvc80\SystemC\Debug (thuis) of Q:\Grp_Elektrotechniek\Embedded_systems\systemc-2.3.1\msvc80\SystemC\Debug (TIS).

-
Kies Configuration Properties, Linker, Input en plaats bij Additional Dependencies voor de bestaande tekst: SystemC.lib;.

-

Klik op OK en type het volgende SystemC programma in:

#include <systemc>

using namespace sc_core;
using namespace sc_dt;
using namespace std;

/* Simple DFF */

SC_MODULE(dff) { /* Model of a Data Flip-Flop that reacts on a negative edge of the clock signal clk */
    sc_in_clk clk;
    sc_in<sc_logic> din;
    sc_out<sc_logic> dout;
    SC_CTOR(dff) {
        SC_METHOD(on_clk_neg);
        sensitive << clk.neg(); /* Execute process on_clk_neg on every negative edge of the clock signal clk */
    }
private:
    void on_clk_neg() {
        /* Behavior of DFF */
        dout.write(din.read());
    }
};

SC_MODULE(tb_dff) { /* Test bench for the DFF */
    sc_clock clk;
    sc_signal<sc_logic> din;
    sc_signal<sc_logic> dout;
    SC_CTOR(tb_dff): clk("clk",10,SC_NS,0.5), DUT("dff") {
        /* Connect test bench with DFF which is the device under test (DUT)*/
        DUT.din(din);
        DUT.dout(dout);
        DUT.clk(clk);
        SC_THREAD(main);
    }
private:
    dff DUT;
    void main() {
        /* test script */
        din.write(SC_LOGIC_0);
        wait(31, SC_NS);
        din.write(SC_LOGIC_1);
        wait(42, SC_NS);
        din.write(SC_LOGIC_0);
    }
};

int sc_main(int argc, char* argv[]) {
    tb_dff TB("tb_dff");

    /* Trace (record) signals */
    sc_trace_file *tf(sc_create_vcd_trace_file("trace"));
    tf->set_time_unit(1, SC_NS);
    sc_trace(tf, TB.clk, "clk");
    sc_trace(tf, TB.din, "din");
    sc_trace(tf, TB.dout, "dout");

    sc_start(100, SC_NS);

    sc_close_vcd_trace_file(tf);
    cin.get();
    return 0;
}

Dit is een low level (gate level) SystemC model van een D flip-flop. Dit is een eenvoudig geheugen-element. Het signaal op de ingang din wordt alleen overgenomen op de uitgang dout bij een negatieve flank op de clock ingang clk.

Klik op de play knop:

-
Als het goed is verschijnt het volgende console window.

-
Klik op Enter om dit window te sluiten. Het programma heeft het bestand trace.vcd aangemaakt in het directory van het project. Deze file kun je toevoegen aan het project met behulp van de menuoptie PROJECT, Add Existing Item... of door op Alt+Shift+A te drukken. Selecteer vervolgens trace.vcd en klik op de Add knop.

-
Klik nu met de rechtermuisknop op de file trace.vcd in de Solution Explorer en kies Open With...

-
Klik vervolgens op de Add... knop en vul het path in naar gtkwave. Thuis is dat waarschijnlijk C:\gtkwave\bin\gtkwave.exe en bij TIS is dat Q:\Grp_Elektrotechniek\Embedded_systems\gtkwave\bin\gtkwave.exe.

-
Klik vervolgens op OK, Set as Default en nogmaals op OK.
Nu wordt deze file in de GTKWave viewer geopend.

-
Door te dubbelklikken op het SystemC mapje kan je de beschikbare signalen zien. Selecteer alle signaalnamen en klik op Insert om deze signalen te bekijken.

-
Tip: Je kunt de GTKWave viewer gewoon open houden staan als je de SystemC code wijzigd. Als je de SystemC code hebt aangepast en het programma opnieuw hebt uitgevoerd kun je de gewijzigde trace.vcd laden door in de GTKWave viewer op Ctrl+Shift+R te drukken.

Oefening.

In de bovenstaande wavevorm zie je dat het dout signaal voor de eerste negatieve flank niet gedefinieerd is. Breidt de D flip-flop uit met een asynchrone reset ingang. De uitgang dout moet meteen laag worden als de reset ingang hoog wordt. Zolang de reset ingang hoog is blijft de uitgang dout laag. Als de reset ingang laag is dan "onthoud" de uitgang dout zijn waarde totdat er een negatieve flank komt op de clock ingang clk. Breidt ook de test bench uit zodat de aangepaste D flip-flop getest kan worden. Bedenk dat de waarde van de reset ingang ook undefined (SC_LOGIC_X) of high-impedance (SC_LOGIC_Z) kan zijn.
- Bij het volgende test script:
```
        din.write(SC_LOGIC_0);
        reset.write(SC_LOGIC_X);
        wait(3, SC_NS);
        reset.write(SC_LOGIC_1);
        wait(4, SC_NS);
        reset.write(SC_LOGIC_0);
        wait(13, SC_NS);
        din.write(SC_LOGIC_1);
        wait(12, SC_NS);
        din.write(SC_LOGIC_0);
        wait(18, SC_NS);
        din.write(SC_LOGIC_1);
        wait(20, SC_NS);
        reset.write(SC_LOGIC_1);
        wait(7, SC_NS);
        reset.write(SC_LOGIC_0);
```
  moet de uitvoer als volgt zijn:
  
  -

Tips.

Als je output en input poorten niet of verkeerd verbind dan geeft het programma net na het opstarten foutmeldingen en breekt daarna het programma af. Deze foutmeldingen zie je niet doordat het output console window meteen verdwijnt als het programma eindigt. Dit kun je voorkomen door het prgramma te starten via Ctrl+F5 (of met de menuoptie DEBUG, Start Without Debugging).
...